基于32 位处理器的税控收款机

1． 项目简介：

该项目是我们为国内某税控收款机厂商研发的一套运用于32 位税控收款机的嵌入式软件平台系统。

2． 技术特点：

●支持32 位微处理ARM 系统的板级支持包；

●应用了FPGA/CPLD 及相关逻辑电路设计；

●研发的外设驱动包括：串口、并口、USB、打印机、LCD、FLASH、SRAM、DRAM、网卡等等；

●软件系统包括实时操作系统、文件系统（支持FAT12、FAT16、FAT32）、SHELL、GUI、TCP/IP 协议栈；

●应用程序符合税控收款机的新国标；

3． 技术优势：

长期研究嵌入式操作系统，具有良好丰富的系统设计及代码编程经验，对ARM 系统CPU 有很深入的了解，有丰富FPGA 设计经验，可以完成各种32 位嵌入式软硬件系统项目